PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-177076

(43) Date of publication of application: 29.06.2001

H01L 27/108 (51)Int.CI. H01L 21/8242

H01L 21/3205

(21)Application number: 11-358114

(71)Applicant: SONY CORP

(22) Date of filing:

16.12.1999


(72)Inventor: TERANO TOSHIO

(54) SEMICONDUCTOR DEVICE AND METHOD OF FABRICATION

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor device having a capacitor which can be formed through a process shared with an interconnection while reducing the area of memory cell, and a method of fabrication.

SOLUTION: The semiconductor device comprises a first interconnection layer 2a formed on a first metal layer 1 and serving, at least partially, as a lower electrode, an interlayer insulation film comprising first and second dielectric films 4, 6 formed thereon, an interconnection trench 8 made in the interlayer insulation film above the first dielectric film, a contact hole 9 made in at least a part of the interlayer insulation film beneath the interconnection trench 8 and reaching the surface of the lower electrode, a capacitor insulation film 10 having higher permittivity than the first and second dielectric films covering the inside of the interconnection trench and the contact hole, an upper electrode comprising a second metal



layer 11 formed on the surface of the capacitor insulation film, and a second interconnection layer 12 formed on the surface of the interconnection trench and in the contact hole.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本図特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開2001-177076

(P2001 - 177076A)

(43)公開日 平成13年6月29日(2001.6,29)

(51) Int.CL'	識別配号		FΙ	FI		テーマコード(参考)	
HOlL	27/108		H01	L 27/10	621C	5 F O 3 3	
	21/8242			21/88	K	5F088	
	21/3205			27/10	3 2 1	*	
					651		
					681F		
			査 審	湖水 未湖水	: 請求項の数19 O	L (全17頁)	

(21)出輸番号 特顧平11-358114

ソニー株式会社

平成11年12月16日(1999.12.16)

東京都品川区北品川6丁目7番35号

(72)発明者 寺野 登志夫

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

(71)出顧人 000002185

弁理士 佐藤 陸久

最終頁に続く


(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

(22)出願日

【課題】メモリセル面積の縮小が可能であり、配線と共 有化されたプロセスで形成できるキャパシタを有する半 導体装置およびその製造方法を提供する。

【解決手段】第1金属層1上に形成された、少なくとも 一部が下部電極である第1配線層2aと、その上層に積 層された、第1誘電膜4および第2誘電膜6を有する層 間絶縁膜と、第1誘電膜上の層間絶縁膜に形成された配 根溝8と、配線溝8下部の少なくとも一部の層間絶縁膜 に形成され、下部電極の表面に達する接続孔9と. 配線 満および接続孔の内部を被覆し、第1 および第2 誘電膜 よりも高誘電率であるキャバシタ絶縁膜10と、キャバ シタ絶縁膜の表面に形成された第2金属層11からなる 上部電極と、上部電極の表面、かつ配線満および接続孔 の内部に形成された第2配線層12とを有する半導体装 置およびその製造方法。



【特許請求の範囲】

【請求項1】半導体基板と.

前記半導体基板上に形成された第1配線層と、

前記第1配線層上の少なくとも一部に形成された。第1 金属層からなる下部電極と、

1

前記第1配線層上に形成された、第1誘電膜およびその 上層の第2誘電膜を有する層間絶縁膜と、

前記第1誘電膜上の前記層間絶縁膜に形成された配線溝

前記配根溝下部の少なくとも一部の前記層間絶縁膜に形 10 成され、前記下部電極の表面に達する接続孔と、

前記配線溝および前記接続孔の内部を被覆し、前記第1 および第2誘電膜よりも高誘電率であるキャパシタ絶縁 膜と.

前記キャパシタ絶縁膜の表面に形成された第2金属層か らなる上部電極と、

前記上部電極の表面、かつ前記配線溝および前記接続孔 の内部に形成された第2配線層とを有する半導体装置。

【論求項2】前記第1金属層は前記配線満および前記接 続孔の内部を被覆するように形成され、

前記キャパシタ絶縁膜は前記第1金属層を介して前記配 **線溝および前記接続孔の内部を被覆するように形成され** ている請求項1記載の半導体装置。

【論求項3】前記配線海および前記接続孔の側面を被覆 し、下端が前記第1金属層に接続する第3金属層を有 U.

前記下部電極は、前記接続孔底部の前記第1金属層およ び前記第3金属層からなり.

前記キャバシタ絶縁膜は前記第3金属層を介して前記配 **線溝および前記接続孔の内部を被覆するように形成され 30** ている請求項1記載の半導体装置。

【請求項4】前記第3金属層の上端は、前記層間絶縁膜 の上端よりも低い位置にある請求項4記載の半導体装

【請求項5】前記半導体益板に、ピット線と記憶ノード との間に接続された書き込みトランジスタと、

電源電圧の供給線とビット線との間に接続され、制御電 極が前記記憶ノードに接続された読み出しトランジスタ

前記下部電極、前記キャバシタ絶縁膜および前記上部電 40 極からなるキャパシタは、前記記憶ノードとワード線と の間に接続され.

前記書き込みトランシスタ、前記読み出しトランジスタ および前記キャパシタをメモリセル内に有する請求項し 記載の半導体装置。

【請求項6】前記メモリセルを含むメモリ部と、論理回 路が形成されたロジック部とを有し.

前記ロジック部において、前記第2オフセット絶縁膜上 の前記層間絶縁膜に形成された配線溝と、前記配線海下 部の前記層間絶縁膜に形成され、前記下部電極の表面に 50

達する接続孔と、前記配線溝および前記接続孔の内部に 形成されたロジック部配線層とを有し.

前記第2配線層は、前記ロジック部配線層と同一の導電 材料からなる請求項5記載の半導体装置。

【論求項7】前記ロジック部配線層は、前記配線溝およ び前記接続孔の内部にバリアメタル層を介して形成さ ħ.

前記バリアメタル層は前記上部電極の表層部分と同一の 導電材料からなる請求項6記載の半導体装置。

【請求項8】前記層間絶縁膜は、互いにエッチング速度 の異なる誘電膜とオフセット絶縁膜とが、前記第1配線 層上に第1オフセット絶縁膜、前記第1誘電膜、第2オ フセット絶縁膜、前記第2誘電膜および第3オフセット 絶縁膜の順に積層された多層膜である請求項1記載の半 導体禁置。

【論求項9】半導体基板上に第1配線層を形成する工程

前記第1配線層上に、下部電極を含む第1金層層を形成 する工程と、

20 互いにエッチング速度の異なる誘電膜とオフセット絶縁 膜とを、前記第1金属層上に第1オフセット絶縁膜、第 1誘電膜、第2オフセット絶縁膜、第2誘電膜および第 3 オフセット絶縁膜の順に積層し、層間絶縁膜を形成す る工程と、

接続孔形成部分の前記第3オフセット絶縁膜を除去する 工程と、

前記第3オフセット絶縁膜をマスクとして前記第2誘電 膜をエッチングし、接続孔形成部分の前記第2誘電膜を 除去する工程と、

前記第2誘電膜をマスクとして前記第2オフセット絶縁 膜をエッチングし、接続孔形成部分の前記第2オフセッ ト絶縁膜を除去する工程と.

前記接続孔形成部分を含む、配根溝形成部分の前記第3 オフセット絶縁膜を除去する工程と、

前記第3オフセット絶縁膜をマスクとして前記第2誘電 膜をエッチングしながら、前記第2オフセット絶縁膜を マスクとして前記第1誘電膜をエッチングすることによ り、前記第2誘電膜に配線溝を形成し、かつ、接続孔形 成部分の前記第1誘電膜を除去する工程と、

前記第1誘電膜をマスクとして前記第1オフセット絶縁 膜をエッチングし、前記下部電極の表面に達する接続孔 を形成する工程と、

前記配線溝および前記接続孔の内部を被覆するように、 前記第1および第2誘電膜よりも高誘電率であるキャバ シタ絶縁膜を形成する工程と、

前記キャバシタ絶縁膜の表面に第2金属層からなる上部 電極を形成する工程と、

前記上部電極の表面、かつ前記配線溝および前記接続孔 の内部に第2配線層を形成する工程とを有する半導体装 置の製造方法。

http://www6.ipdl.jpo.go.jp/tjcontentdb.ipdl?N0000=20&N0400=image/gif&N0401=/NSAPITMP/web11. 02/12/18

【論求項 1 () 】前記層間絶縁膜に前記配線溝および前記 接続孔を形成後、前記配線溝および前記接続孔の側面を 被覆し、下端が前記第 1 金属層に接続する第 3 金属層を 形成する工程を有し、

前記キャパシタ絶縁膜を形成する工程は、前記配線海および前記接続孔の内部に前記第3金属層を介して前記キャパシタ絶縁膜を形成する工程である請求項9記載の半導体装置の製造方法。

【請求項 I I 】前記第3金属層を形成する工程は、前記 配線潜むよび前記接続孔の内部に金属膜を形成する工程 10

前記金属膜にエッチングを行い、前記配線機および前記 接続孔の側面に前記金属膜を残して、前記接続孔底部の 前記金属膜を除去する工程とを有する請求項10記載の 半導体装置の製造方法。

【請求項12】前記金属膜にエッチングを行う工程において、前記配線溝および前記接続孔の側面を被覆する前記金属膜の上端をエッチングし、第3金属層の上端を前記層間絶縁膜の上端よりも低い位置とする請求項11記載の半導体装置の製造方法。

【請求項13】前記第2配線層を形成する工程は、前記配線溝および前記接続孔の内部および前記層間絶縁膜上に、導電体層を形成する工程と、

前記導電体層に化学的機械研磨を行い、前記配線消耗よび前記接続孔の内部に前記導電体層を残して、前記層間 絶縁膜上の前記導電体層を除去する工程とを有する請求 項9記載の半導体装置の製造方法。

【論求項 1 4 】前記上部電極を形成後、前記第2 配線層を形成する前に、前記下部電極、前記キャパシタ絶縁膜および前記上部電極からなるキャパシタと隔でられた位 30 置の前記層間絶縁膜に再度エッチングを行って、第2 配線溝および第2 接続孔を形成する工程を有し、

前記第2配線層を形成する工程において、前記第2配線 海および第2接続孔の内部にも配線層を形成する請求項 9記載の半導体装置の製造方法。

【請求項15】前記第2配線海および第2接続孔を形成後、前記第2配線層を形成する前に、前記上部電極の表面および前記第2配線海および第2接続孔の内部に、同一の導電材料からなる層を成膜し、前記第2配線溝および第2接続孔の内部にバリアメタル層を形成する工程を 40 有する請求項14記載の半導体装置の製造方法。

【請求項 1 6 】半導体基板上に第 1 配線層を形成する工程と、

互いにエッチング速度の異なる誘電膜とオフセット絶縁 膜とを、前記第1配線層上に第1オフセット絶縁膜、第 1誘電膜、第2オフセット絶縁膜、第2誘電膜および第 3オフセット絶縁膜の順に積層し、層間絶縁膜を形成す る工程と、

接続孔形成部分の前記第3オフセット絶縁膜を除去する 工程と、 前記第3オフセット絶縁膜をマスクとして前記第2誘電 膜をエッチングし、接続孔形成部分の前記第2誘電膜を 除去する工程と。

前記第2誘電膜をマスクとして前記第2オフセット絶縁 膜をエッチングし、接続孔形成部分の前記第2オフセット絶縁膜を除去する工程と、

前記接続孔形成部分を含む。配線満形成部分の前記第3 オフセット絶縁膜を除去する工程と。

前記第3オフセット絶縁膜をマスクとして前記第2誘電膜をエッチングしながら、前記第2オフセット絶縁膜をマスクとして前記第1誘電膜をエッチングすることにより、前記第2誘電膜に配線溝を形成し、かつ、接続孔形成部分の前記第1誘電膜を除去する工程と、

前記第1誘電膜をマスクとして前記第1オフセット絶縁 膜をエッチングし、前記第1配線層の表面に達する接続 乳を形成する工程と、

前記配線満および前記接続孔の内部を被覆するように、 第1金属層からなる下部電極を形成する工程と.

前記下部電極の表面に前記第1および第2誘電膜よりも 20 高誘電率であるキャパシタ絶縁膜を形成する工程と、

前記キャパシタ絶縁膜の表面に第2金属層からなる上部 電極を形成する工程と、

前記上部電極の表面、かつ前記配線譜および前記接続孔 の内部に第2配線層を形成する工程とを有する半導体装 置の製造方法。

【請求項17】前記第2配線層を形成する工程は、前記 配線溝および前記接続孔の内部および前記層間絶縁膜上 に、導電体層を形成する工程と、

前記導電体層に化学的機械研磨を行い、前記配線潜および前記接続孔の内部に前記導電体層を残して、前記層間 絶縁膜上の前記導電体層を除去する工程とを有する請求 項16記載の半導体装置の製造方法。

【請求項18】前記上部電極を形成後、前記第2配線層を形成する前に、前記下部電極、前記キャパシタ絶縁膜および前記上部電極からなるキャパシタと隔でられた位置の前記層間絶縁膜に再度エッチングを行って、第2配線溝および第2接続孔を形成する工程を有し、

前記第2配線層を形成する工程において、前記第2配線 満および第2接続孔の内部にも配線層を形成する請求項 16記載の半導体装置の製造方法。

【請求項19】前記第2配線機および第2接続孔を形成後、前記第2配線層を形成する前に、前記上部電極の表面および前記第2配線機および第2接続孔の内部に、同一の導電材料からなる層を成腹し、前記第2配線溝および第2接続孔の内部にバリアメタル層を形成する工程を有する請求項18記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の居する技術分野】本発明は、半導体装置および 50 その製造方法に関し、特に、配線圏の居間に形成された デュアルダマシン構造のキャパシタを有する半導体装置。 およびデュアルダマシンプロセスによりキャパシタ と配線とを効率的に形成することができる半導体装置の 製造方法に関する。

[0002]

【従来の技術】現在、高密度・大容量のメモリをロジックに混載する場合にはメモリセルとしてDRAM(Dynamic Random Access Memory)を採用することが多い。図17に示すように、DRAMはビット線BLと共通常位線との間に1つのトラン 10ジスタTRと1つのキャパシタCAPが直列に接続された構成を有する。トランジスタTRのオン/オフはワード線の電位によって制御される。図17に示すDRAMのメモリセルにおいては、トランジスタTRとキャパシタCAPの接続中点が記憶ノードSNとなり、記憶ノードに蓄積された電荷量の差によってデータの"1"と"0"が判別される。

【0003】キャパシタCAPに替積された電荷によってピット線BLを充電し、その際のピット線電位の変化が、ピット線に付加されたセンスアンプを用いて読み出 20 される。したがって、記憶データの読み出しを安定に行うには、ピット線に十分な大きさの電位変化を現出させる必要がある。このため、例えばキャパシタの電極形状を変更したり、キャパシタ絶縁膜として高誘電体材料を用いたりすることにより、キャパシタ容量の増大が図られている。

【①①①4】しかしながら、メモリセル面積の端小化に伴い、キャパシタ容量自体が低下する傾向にあり、さらに、メモリの大容量化によってピット線容量も増大する。したがって、DRAMのメモリセルの縮小を進めると、ノイズに妨害されずにピット線電位の変化を読み出すのが困難となる。一方、近年のLSIのシステム化により、種々のメモリ混載ロジックLSIが実現されており、このため、DRAMの単位面積当たりのキャパシタ容量を増大させるよりも、キャパシタ専用プロセスを廃止して、ロジック部とキャパシタのプロセスを共通化させる方が、コスト的に有利となる場合も増えてきている。

【0005】そこで、書き込み用と読み出し用を含む複数のトランジスタを有し、記憶データを読み出しトラン 40ジスタで増幅してピット線に出力する。いわゆるゲインセルが注目されている。ゲインセルとしては、2つの読み出しトランジスタと1つの書き込みおよび読み出しトランジスタ型、書き込みおよび読み出しトランジスタと記憶ノードの昇圧用キャパシタとを有する2トランジスター1キャパシタ型などが知られている。以下に、キャパシタを有する2トランジスター1キャパシタ型のゲインセルについて、図18の回路図を参照して説明する。

【0006】図18に示すように、書き込みトランジス 50

タTRpgmはゲートが書き込みワード線WLpgmに接続され、ソース/ドレインの一方が書き込みピット線BLに接続されている。読み出しトランジスタTRpgmのソース/ドレインの他方に接続され、ソースがピット線BLに接続され、ドレインが電源電圧Vooの供給線に接続されている。キャパシタCAPは、一方電極が読み出しトランジスタTRreadに接続されている。キャパシタCAPは、他方電極が読み出しワード線WLreadに接続された読み出しトランジスタTRreadと書き込みトランシスタTRpgmとの接続中点が、メモリセルの記憶ノードSNをなす。

【0007】図18のゲインセルにおいては、記憶ノードSNの電荷蓄積量を変化させることによって、読み出しトランジスタTRreadのゲート電極のバイアス値を変化させる。例えば、記憶ノードSNの電荷蓄積量がゼロあるいは、読み出し時の所定バイアス条件下で読み出しトランジスタTRreadがオンとならない程度に少ない状態を、記憶データの"0"に対応させ、読み出しトランジスタTRreadがオンとなる程度に電荷が替債された状態を記憶データの"1"に対応させる。データの書き込み時には、書き込みワード線WLpgmを活性化して書き込みトランジスタTRpgmをオンさせ、ビット線BLの設定電位に応じて記憶ノードSNの電荷蓄積量を変更する。

【0008】データの読み出し時には、読み出しワード 根型しreadをハイレベルとしてキャパシタを介した 容量結合により、記憶ノードをブーストする。このブースト後の電圧レベルは記憶データの論理により異なる。 記憶データが"1"の場合、記憶ノードSNのブースト 前の電筒蓄積量が相対的に多いため、読み出しトランジスタTRreadがオンとなり、電荷が電源電圧 Vooの 供給線からピット線BLに供給され、その電位が上昇する。一方、記憶データが"0"の場合には、記憶ノード SNのブースト前の電荷蓄積量が相対的に少ないため、 読み出しトランジスタTRreadはオフのままとなり、ピット線BLの電圧変化はない。上記のような記憶 データに応じたピット線BLの電位変化を、ピット線に 接続されたセンスアンプ(不図示)を用いて検出し、記憶データとして判別する。

【0009】以上の動作原理から、図18に示すゲインセルにおいては、キャパンタCAPの電荷蓄積は、記憶データに応じて読み出しトランジスタTRreadのオン/オフを制御できる程度でよい。図18に示すゲインセルによれば、図17に示す1トランジスター1キャパシタ型のDRAMのようにキャパシタの蓄積電荷で直接、大容量のビット線を充放電する必要がなく、キャパシタ容量を増大させる必要がない。すなわち、キャパシタ構造を特に工夫したり、キャパシタ絶縁膜の高誘電率

材料を開発したりする必要性は、1トランジスター1キ ャパシタ型のDRAMに比較して低い。また、図18に 示すゲインゼルは、図17に示す1トランジスター1キ ャパシタ型のDRAMに比較してビット線をチャージす る能力が大きく、記憶データの読み出しに要する時間が

DRAMに比較して短いという利点も有する。

[0010]

【発明が解決しようとする課題】しかしながら、上記の ようなゲインセルは、1トランジスター1キャパシタ型 のDRAMに比較してメモリセルを構成する素子の数が 多く、1ビット当たりの占有面積が大きくなるという欠 点を有する。図18に示すゲインセルは2トランジスタ と1キャバシタの構成となるため、DRAMに比較して 1ビット当たりの面積が大きく、ビット単価も高くな る。

【①①11】本発明は上記の問題点に鑑みてなされたも のであり、したがって本発明は、メモリセル面積の縮小 が可能であり、かつ、配線と共有化されたプロセスで形 成できるようなキャバシタを有する半導体装置およびそ の製造方法を提供することを目的とする。

[0012]

【課題を解決するための手段】上記の目的を達成するた め、本発明の半導体装置は、半導体基板と、前記半導体 基板上に形成された第1配線層と、前記第1配線層上の 少なくとも一部に形成された、第1金属層からなる下部 電極と、前記第1配線層上に形成された、第1誘電膜と その1厘の第2誘電膜を有する層間絶縁膜と、前記第1 誘電膜上の前記層間絶縁膜に形成された配線簿と、前記 配線溝下部の少なくとも一部の前記層間絶縁膜に形成さ れ、前記下部電極の表面に達する接続孔と、前記配線簿 および前記接続孔の内部を被覆し、前記第1および第2 誘電膜よりも高誘電率であるキャパシタ絶縁膜と、前記 キャパシタ絶縁膜の表面に形成された第2金属層からな る上部電極と、前記上部電極の表面、かつ前記配線満お よび前記接続孔の内部に形成された第2配線層とを有す ることを特徴とする。

【1)()13]本発明の半導体装置は、好適には、前記第 1 金属層は前記配線海および前記接続孔の内部を被覆す るように形成され、前記キャパシタ絶縁膜は前記第1金 **居居を介して前記配線海および前記接続孔の内部を被覆 40** するように形成されていることを特徴とする。

【1) () 14] あるいは、本発明の半導体装置は、好適に は、前記配線溝および前記接続孔の側面を被覆し、下端 が前記第1金属層に接続する第3金属層を有し、前記下 部電極は、前記接続孔底部の前記第1金居層および前記 第3金属層からなり、前記キャパシタ絶縁膜は前記第3 金属層を介して前記配線溝および前記接続孔の内部を被 覆するように形成されていることを特徴とする。本発明 の半導体装置は、好適には、前記第3金居屋の上端は、

とする。

【00】5】本発明の半導体装置は、好適には、前記半 導体基板に、ビット線と記憶ノードとの間に接続された 書き込みトランジスタと、電源電圧の供給線とビット線 との間に接続され、制御電極が前記記憶ノードに接続さ れた読み出しトランジスタとを有し、前記下部電極、前 記キャパシタ絶縁膜および前記上部電極からなるキャパ シタは、前記記憶ノードとワード線との間に接続され、 前記書き込みトランジスタ、前記読み出しトランジスタ および前記キャパシタをメモリセル内に有することを特 徴とする。

【①①16】本発明の半導体装置は、さらに好適には、 前記メモリセルを含むメモリ部と、論理回路が形成され たロジック部とを有し、前記ロジック部において、前記 第2オフセット絶縁膜上の前記層間絶縁膜に形成された 配線溝と、前記配線漢下部の前記層間絶縁膜に形成さ れ 前記下部電極の表面に達する接続孔と、前記配線溝 および前記接続孔の内部に形成されたロジック部配線層 とを有し、前記第2配線層は、前記ロジック部配線層と 20 同一の導電材料からなることを特徴とする。本発明の半 導体装置は、さらに好適には、前記ロジック部配線層 は、前記配線溝および前記接続孔の内部にバリアメタル 層を介して形成され、前記パリアメタル層は前記上部電 極の表層部分と同一の導電材料からなることを特徴とす

【()() 17]本発明の半導体装置は、好遺には、前記層 間絶縁膜は、互いにエッチング速度の異なる誘電膜とオ フセット絶縁膜とが、前記第1配線層上に第1オブセッ ト絶縁膜、前記第1誘電膜、第2オフセット絶縁膜、前 記第2誘電膜および第3オフセット絶縁膜の順に積層さ れた多層膜であることを特徴とする。本発明の半導体装 置によれば、2つの配線層間にキャパシタが形成され、 一方の配線層をキャパシタの下部電極として、他方の配 **線層をキャパシタの上部電極として用いることができる** ため、キャバシタを有するメモリセルの占有面積を縮小 することが可能となる。

【()() 18] さらに、上記の目的を達成するため、本発 明の半導体装置の製造方法は、半導体差板上に第1配線 層を形成する工程と、前記第1配線層上に、下部電極を 含む第1金属層を形成する工程と、互いにエッチング速 度の異なる誘電膜とオフセット絶縁膜とを、前記第1金 属層上に第1オフセット絶縁膜、第1誘電膜、第2オフ セット絶縁膜、第2誘電膜および第3オフセット絶縁膜 の順に精慮し、層間絶縁膜を形成する工程と、接続孔形 成部分の前記第3オフセット絶縁膜を除去する工程と、 前記第3オフセット絶縁膜をマスクとして前記第2誘電 膜をエッチングし、接続孔形成部分の前記第2誘電膜を 除去する工程と、前記第2誘電膜をマスクとして前記第 2オフセット絶縁膜をエッチングし、接続孔形成部分の 前記層間絶縁膜の上端よりも低い位置にあることを特徴 50 前記第2オフセット絶縁膜を除去する工程と、前記接続

孔形成部分を含む、配線溝形成部分の前記第3オフセッ ト絶縁膜を除去する工程と、前記第3オフセット絶縁膜 をマスクとして前記第2誘電膜をエッチングしながら、 前記第2オフセット絶縁膜をマスクとして前記第1誘電 膜をエッチングすることにより、前記第2誘電膜に配線 満を形成し、かつ、接続孔形成部分の前記第 1 誘電膜を 除去する工程と、前記第1誘電膜をマスクとして前記第 1オフセット絶縁膜をエッチングし、前記下部電極の表 面に達する接続孔を形成する工程と、前記配線溝および 前記接続孔の内部を被覆するように、前記第1 および第 10 れば、一方の配線層をキャパシタの下部電極とし、他方 2誘電膜よりも高誘電率であるキャパシタ絶縁膜を形成 する工程と、前記キャパシタ絶縁膜の表面に第2金属層 からなる上部電極を形成する工程と、前記上部電極の表 面かつ前記配線満および前記接続孔の内部に第2配線 層を形成する工程とを有することを特徴とする。

【()()19]本発明の半導体装置の製造方法は、好適に は、前記層間絶縁膜に前記配線溝および前記接続孔を形 成後、前記配線溝および前記接続孔の側面を被覆し、下 端が前記第1金属層に接続する第3金属層を形成する工 程を有し、前記キャパシタ絶縁膜を形成する工程は、前 20 記配線溝および前記接続孔の内部に前記第3金属層を介 して前記キャバシタ絶縁膜を形成する工程であることを 特徴とする。

【10020】本発明の半導体装置の製造方法は、さらに 好道には、前記第3金属層を形成する工程は、前記配線 海および前記接続孔の内部に金属膜を形成する工程と、 前記金属膜にエッチングを行い、前記配線簿および前記 接続孔の側面に前記金扂膜を残して、前記接続孔底部の 前記金属膜を除去する工程とを有することを特徴とす

【0021】本発明の半導体装置の製造方法は、さらに 好道には、前記金属膜にエッチングを行う工程におい て、前記配根溝および前記接続孔の側面を被覆する前記 金属膜の上端をエッチングし、第3金属層の上端を前記 層間絶縁膜の上端よりも低い位置とすることを特徴とす る。

【()()22]本発明の半導体装置の製造方法は、好適に は、前記第2配線層を形成する工程は、前記配線溝およ び前記接続孔の内部および前記層間絶縁膜上に、導電体 層を形成する工程と、前記導電体層に化学的機械研磨を 行い、前記配線溝および前記接続孔の内部に前記導電体 層を残して、前記層間絶縁膜上の前記導電体層を除去す る工程とを有することを特徴とする。

【0023】本発明の半導体装置の製造方法は、好適に は、前記上部電極を形成後、前記第2配線層を形成する 前に、前記下部電極、前記キャパシタ絶縁膜および前記 上部電極からなるキャパシタと隔てられた位置の前記層 間絶縁膜に再度エッチングを行って、第2配線溝および 第2接続孔を形成する工程を有し、前記第2配線層を形 成する工程において、前記第2配線溝および第2接続孔 50 の内部にも配線層を形成することを特徴とする。

【0024】本発明の半導体装置の製造方法は、好適に は、前記第2配線満および第2接続孔を形成後、前記第 2配線層を形成する前に、前記上部電極の表面および前 記第2配線溝および第2接続孔の内部に、同一の導電材 料からなる層を成膜し、前記第2配線溝および第2接続 孔の内部にバリアメタル層を形成する工程を有すること を特徴とする。

10

【()()25】上記の本発明の半導体装置の製造方法によ の配線圏をキャバシタの上部電極として、2つの配線圏 間にキャパシタを形成することができる。したがって、 キャバシタを有するメモリセルの占有面積を縮小するこ とが可能となる。また、本発明の半導体装置の製造方法 によれば、キャバシタを形成するプロセスと、デュアル ダマシン構造の配線を形成するプロセスを、一部共有化 させることができるため、例えば、デュアルダマシン構 造のキャパシタをメモリ部に形成し、デュアルダマシン 構造の配線をロジック部に形成する場合に、製造コスト を低減することが可能となる。

【()()26】上記の目的を達成するため、本発明の半導 体装置の製造方法は、半導体基板上に第1配線層を形成 する工程と、互いにエッチング速度の異なる誘電膜とオ フセット絶縁膜とを、前記第1配線層上に第1オフセッ ト絶縁膜、第1誘電膜、第2オフセット絶縁膜、第2誘 **電膜および第3オフセット絶縁膜の順に積層し、層間絶** 縁膜を形成する工程と、接続孔形成部分の前記第3オフ セット絶縁膜を除去する工程と、前記第3オフセット絶 縁購をマスクとして前記第2誘電膜をエッチングし、接 30 続孔形成部分の前記第2誘電膜を除去する工程と、前記 第2誘電膜をマスクとして前記第2オブセット絶縁膜を エッチングし、接続孔形成部分の前記第2オフセット絶 緑膜を除去する工程と、前記接続孔形成部分を含む、配 **製満形成部分の前記第3オフセット絶縁膜を除去する工** 程と、前記第3オフセット絶縁膜をマスクとして前記第 2誘電膜をエッチングしながら、前記第2オフセット絶 とにより、前記第2誘電膜に配線溝を形成し、かつ、接 続孔形成部分の前記第1誘電膜を除去する工程と、前記 第1試電膜をマスクとして前記第1オフセット絶縁膜を エッチングし、前記第1配線層の表面に達する接続孔を 形成する工程と、前記配線溝および前記接続孔の内部を 被覆するように、第1金属層からなる下部電極を形成す る工程と、前記下部電極の表面に前記第1および第2誘 電膜よりも高誘電率であるキャパシタ絶縁膜を形成する 工程と、前記キャパシタ絶縁膜の表面に第2金属層から なる上部電極を形成する工程と、前記上部電極の表面、 かつ前記配線溝および前記接続孔の内部に第2配線層を 形成する工程とを有することを特徴とする。

【0027】本発明の半導体装置の製造方法は、好適に

11

は、前記第2配線層を形成する工程は、前記配線溝およ び前記接続孔の内部および前記層間絶縁膜上に、導電体 層を形成する工程と、前記導電体層に化学的機械研磨を 行い、前記配線溝および前記接続孔の内部に前記導電体 層を残して、前記層間絶縁膜上の前記導電体層を除去す る工程とを有することを特徴とする。

【1)()28]本発明の半導体装置の製造方法は、好適に は、前記上部電極を形成後、前記第2配線層を形成する 前に、前記下部電極、前記キャパシタ絶縁膜および前記 上部電極からなるキャパシタと隔てられた位置の前記層 10 間絶縁膜に再度エッチングを行って、第2配線溝および 第2接続孔を形成する工程を有し、前記第2配線層を形 成する工程において、前記第2配線溝および第2接続孔 の内部にも配線層を形成することを特徴とする。

【()()29] 本発明の半導体装置の製造方法は、好適に は、前記第2配線満および第2接続孔を形成後、前記第 2 配線層を形成する前に、前記上部電極の表面および前 記第2配線溢および第2接続孔の内部に、同一の導電材 料からなる層を成膜し、前記第2配線溝および第2接続 孔の内部にバリアメタル層を形成する工程を有すること 20 を特徴とする。

【りり30】上記の本発明の半導体装置の製造方法によ れば、一方の配線圏をキャパシタの下部電極とし、他方 の配線層をキャパシタの上部電極として、2つの配線層 間にキャパシタを形成することができる。したがって、 キャパシタを有するメモリセルの占有面積を縮小するこ とが可能となる。また、本発明の半導体装置の製造方法 によれば、キャパシタを形成するプロセスと、デュアル ダマシン構造の配線を形成するプロセスを、一部共有化 させることができるため、例えば、デュアルダマシン構 30 造のキャパシタをメモリ部に形成し、デュアルダマシン 構造の配線をロジック部に形成する場合に、製造コスト を低減することが可能となる。

[0031]

【発明の実施の形態】以下に、本発明の半導体装置およ びその製造方法の実施の形態について、図面を参照して 説明する。

(実施形態 1) 図1は本実施形態の半導体装置のキャバ シタ部分を表す断面図である。図1に示すように、半導 体益板等の下地 (不図示) の表面に、例えばCuからな 40 る第1配線層1が形成されている。その上層に例えばT a Nからなり、一部がキャパシタの下部電極となる第1 金属層2 aが形成されている。第1金属層2 aの上層 に、第1オフセット絶縁膜としてのシリコン窒化膜3 と、例えばポリアリールエーテル系樹脂からなりオフセ ット絶縁膜とはエッチング速度の異なる第1低誘電率膜 4と、第2オブセット絶縁膜としてのシリコン酸化膜5 と、例えばポリアリールエーテル系樹脂からなりオフセ ット絶縁膜とはエッチング速度の異なる第2低誘電率膜 6と、第3オフセット絶録膜としてのシリコン酸化膜7

との計5層の債居膜からなる層間絶縁膜が形成されてい

【1)()32】上記の層間絶縁膜に配線溝8と、その下部 の接続孔9とからなるデュアルダマシン構造が形成さ れ、接続孔9底部の第1金属層2aがキャパシタの下部 電極となる。配線簿8および接続孔9の内部を被覆する ように、例えばシリコン窒化膜などの誘電膜からなるキ ャパシタ絶縁膜10が形成されている。その表面に、例 えばTaNからなり、キャパシタの上部電極となる第2 金属層11が形成されている。さらにその表面に、配線 後8および接続孔9を埋め込むように、例えばCuから なる第2配線層12が形成されている。

【()()33】キャパシタの下部電極である第1金属層2 aは第1配線層1に、上部電極である第2金属層11は 第2配線層12に、それぞれ電気的に接続されている。 上記の本実施形態の半導体装置によれば、2つの配根層 間にキャパシタが形成され、一方の配線層をキャパシタ の下部電極として、他方の配線層をキャパシタの上部電 極として用いることができるため、キャパシタを有する メモリセルの占有面積を縮小することが可能となる。

【()()34】(実施形態2)図2は本実施形態の半導体 装置のキャバシタ部分を表す断面図である。図2に示す ように、半導体基板等の下地(不図示)の表面に、例え はCuからなる第1配線層1が形成されている。その上 層に第1オフセット絶縁膜としてのシリコン窒化膜3 と、例えばポリアリールエーテル系樹脂からなりオフセ ット絶縁膜とはエッチング速度の異なる第1低誘電率膜 4と、第2オフセット絶縁膜としてのシリコン酸化膜5 と、例えばポリアリールエーテル系樹脂からなりオフセ ット絶縁膜とはエッチング速度の異なる第2低誘電率膜 6と、第3オフセット絶縁膜としてのシリコン酸化膜? との計5層の積層膜からなる層間絶縁膜が形成されてい る.

【1)()35】上記の層間絶縁膜に配線溝8と、その下部 の接続孔9とからなるデュアルダマシン構造が形成され ている。配線溝8および接続孔9の内部を被覆するよう に、例えばTaNからなり、キャパシタの下部電極とな る第1金属層2bが形成されている。その表面は、例え ばシリコン窒化膜などの誘電膜からなるキャパシタ絶縁 膜10が形成され、さらにその表面に、例えばTaNか ちなり、キャパシタの上部電極となる第2金属層 1.1 が 形成されている。第2金属層11aの表面に、配線簿8 および接続孔9を埋め込むように、例えばCuからなる 第2配線圏12が形成されている。

【0036】キャパシタの下部電極である第1金属層2 りは第1配線層1に、上部電極である第2金属層11は 第2配線層12に、それぞれ電気的に接続されている。 上記の本実施形態の半導体装置によれば、2つの配線層 間にキャパシタが形成され、一方の配線層をキャパシタ 50 の下部電極として、他方の配線層をキャパシタの上部電

13 極として用いることができるため、キャパシタを有する メモリセルの占有面積を縮小することが可能となる。

【()()37】 (実施形態3)図3は本実施形態の半導体 装置のキャバシタ部分を表す断面図である。図3に示す ように、半導体基板等の下地(不図示)の表面に、例え はCuからなる第1の配線層1が形成されている。その 上層に例えばTaNからなり、一部がキャパシタの下部 電極となる第1金属層2aが形成されている。第1金属 屋2aの上屋に、第1オフセット絶縁膜としてのシリコ ン窒化膜3と、例えばポリアリールエーテル系樹脂から 10 なりオフセット絶縁膜とはエッチング速度の異なる第1 低誘電率膜4と、第2オフセット絶縁膜としてのシリコ ン酸化膜5と、例えばポリアリールエーテル系樹脂から なりオフセット絶縁膜とはエッチング速度の異なる第2 低誘電率膜6と、第3オフセット絶縁膜としてのシリコ ン酸化腺7との計5層の積層膜からなる層間絶縁膜が形 成されている。

【10038】上記の層間絶縁膜に配線溝8と、その下部 の接続孔9とからなるデュアルダマシン構造が形成され ている。配線溝8および接続孔9の側壁を被覆し、接続 20 71.9底部の第1金属層2aに接続するように、例えばT a Nからなる第3金属層13が形成されている。第3金 属層13は接続孔9底部の第1金属層2aとともに、キ ャパシタの下部電極となる。第3金属層13および接続 31.9 底部の第1金属層2 a を被覆するように、例えばシ リコン窒化膜などの誘電膜からなるキャパシタ絶縁膜1 ()が形成されている。その表面に、例えばTaNからな り、キャパシタの上部電極となる第2金属層11が形成 されている。さらにその表面に、配線消8 および接続孔 9を埋め込むように、例えばC u からなる第2配線層1 2が形成されている。

[()()39] キャパシタの下部電極である第1金属層2 8および第3金属層13は第1配線層1に、上部電極で ある第2金属層11は第2配線層12に、それぞれ電気 的に接続されている。上記の本実施形態の半導体装置に よれば、2つの配線層間にキャパシタが形成され、一方 の配線層をキャパシタの下部電極として、他方の配線層 をキャパシタの上部電極として用いることができるた め、キャパシタを有するメモリセルの占有面積を縮小す ることが可能となる。

【()()4()】 (実施形態4) 次に、上記の実施形態1に 示す半導体装置の製造方法について説明する。まず、図 4 (a) に示すように、例えば半導体回路等が形成され た下地の半導体差板 (不図示) の表面に、例えば Cuの スパッタリングにより第1配線層1を形成する。その上 層に、例えばTaNのスパッタリングにより第1金属層 2 a を形成する。第1金属層2 a は一部がキャパシタの 下部電極となるだけでなく、第1配線層1を構成する材 料が層間膜に拡散するのを防止するバリアメタルとして も作用する。

【①041】第1金属層2aの上層に、例えば化学気相 成長(CVD)により第1オフセット絶縁膜としてのシ リコン窒化膜3を例えば膜厚50mmで形成する。その 上層に、例えばポリアリールエーテル系の有機膜からな りオフセット絶縁膜とはエッチング速度の異なる第1低 誘電率膜4を、例えば膜厚300mmで形成する。その 上層に、例えばCVDにより第2オフセット絶縁膜とし てのシリコン酸化膜5を倒えば膜厚50mmで形成す る。シリコン酸化膜5の上層に、例えばポリアリールエ ーテル系の有機膜からなりオフセット絶縁膜とはエッチ ング速度の異なる第2低誘電率膜6を、例えば膜厚30 Onmで形成する。その上層に、例えばCVDにより第 3オフセット絶縁膜としてのシリコン酸化膜7を例えば 膜厚100mmで形成する。これにより、デュアルダマ シン構造とするための5層の層間絶縁膜が形成される。 【0042】次に、図4(b)に示すように、シリコン 酸化膜7の上層に例えばCVDにより、エッチングマス クとなるシリコン窒化膜14を例えば膜厚100 nmで 形成する。シリコン窒化膜14の上層にフォトレジスト 15を塗布し、フォトリソグラフィーにより配線溝8部 分のフォトレジスト15を除去する。続いて、図5 (a) に示すように、フォトレジスト15をマスクとし てドライエッチングを行い、配線満8部分のシリコン窒 【比膜】4を除去する。その後、フォトレジスト15を除 去する。

【() () 43】次に、図5(b)に示すように、再びフォ トレジスト16を塗布し、フォトリソグラフィーにより 接続孔9部分のフォトレジスト16を除去する。続い て、図6(a)に示すように、フォトレジスト16をマ スクとしてドライエッチングを行い、接続孔9部分のシ リコン酸化膜7を除去する。さらに、図6(り)に示す よろに、ドライエッチングにより接続孔9部分の第2低 誘電率膜6を除去する。とのエッチング工程において、 フォトレジスト16も除去される。

【① 0 4 4 】次に、図7 (a) に示すように、シリコン 窒化膜14をマスクとしてシリコン酸化膜7にドライエ ッチングを行い、配線溝8部分のシリコン酸化膜7を除 去する。このエッチング工程において、接続孔9部分の シリコン酸化膜5 も除去される。続いて、図7 (b) に 40 示すように、シリコン酸化膜7 およびシリコン酸化膜5 をマスクとして、第1低誘電率膜4および第2低誘電率 膜6にエッチングを行う。このエッチング工程におい て、第2低誘電率膜6に配線溝8が、第1低誘電率膜4 に接続孔9がそれぞれ形成される。その後、図8(a) に示すように、接続孔9底部のシリコン窒化膜3をドラ イエッチングにより除去する。これにより、接続孔9底 部に第1金属層2aが露出する。また、このエッチング 工程においてシリコン窒化膜14も除去される。

【①045】次に、上記のデュアルダマシンプロセスに 50 よって形成された配線満8および接続孔9に、キャパシ

30

16

タを形成する。図8(b)に示すように、配線溝8およ び接続孔9の内壁にキャパシタ絶縁膜10としてシリコ ン窒化膜を、例えばCVDにより膜厚30nmで形成す る。続いて、キャパシタ絶縁膜10の上層に、例えばT a Nのスパッタリングにより第2金属層11を形成す る。第2金属層11はキャパシタの上部電極となるだけ でなく、第2配線層12を構成する材料が層間絶縁膜に 拡散するのを防止するバリアメタルとしても作用する。 【0046】さらに、例えばCuの電解めっきにより、 配線溝8 および接続孔9 を埋め込む膜厚2~5 μ m程度 10 のCu屋l2aを形成する。その後、Cu屋l2aの表 面に化学的機械研磨(CMP: Chemical Me chanical Polishing)を行うことに より、図1に示すように、第2配線層12を形成する。 以上の工程により、図1に示すキャパシタが得られる。 【()()47]上記の本実施形態の半導体装置の製造方法 によれば、一方の配線層をキャパシタの下部電極とし、 他方の配線層をキャパシタの上部電極として、2つの配 線層間にキャパシタを形成することができる。したがっ て、キャパシタを有するメモリセルの占有面積を縮小す 20 ることが可能となる。

【0048】(実施形態5)次に、上記の実施形態1に示す半導体装置のキャパンタを、デュアルダマシンプロセスによる配線加工との整合性をとりながち形成する方法について説明する。図9(a)に、本実施形態の半導体装置の製造方法により形成されるキャパンタおよび配線の断面図を示す。キャパンタ部分Aの第2配線層12は同一の導電材料からなる。また、キャパンタ部分Aの上部電極表層のTaN層18と配線部分Bのパリアメタル層であるTaN層18は同一の導電材料からなる。

【① 0 4 9 】本実施形態の半導体装置の製造方法によれば、まず、図9 (b)に示すように、下地の半導体基板 (不図示)表面のキャパシタ部分Aと、配線海および接続孔からなるデュアルダマシン構造の配線部分Bに、例えばCuのスパッタリングにより第1配線層1を形成する。その上層に、例えばTaNのスパッタリングにより第1金属層2aを形成する。第1金属層2aはキャパシタの下部電極となるだけでなく、第1配線層1を構成する材料が層間膜に拡散するのを防止するパリアメタルと 40 しても作用する。

【0050】第1金属層2aの上層に、例えばCVDにより第1オフセット絶縁膜としてのシリコン室化膜3を、例えば膜厚50nmで形成する。その上層に、例えばボリアリールエーテル系の有機膜からなりオフセット絶縁膜とはエッチング速度の異なる第1低誘電率膜4を、例えば膜厚300nmで形成する。その上層に、例えばCVDにより第2オフセット絶縁膜としてのシリコン酸化膜5を例えば膜厚50nmで形成する。シリコン酸化膜5の上層に、例えばポリアリールエーテル系の有50

機膜からなりオフセット絶縁膜とはエッチング速度の異なる第2低誘電率膜6を、例えば膜厚300nmで形成する。その上層に、例えばCVDにより第3オフセット絶縁膜としてのシリコン酸化膜7を例えば膜厚100nmで形成する。これにより、デュアルダマシン構造とするための5層の層間絶縁膜が形成される。

【10051】次に、図9(c)に示すように、キャパシ タ部分Aの層間絶縁膜にデュアルダマシン構造の配線構 8aおよび接続孔9aを形成する。この工程は、実施形 懲4の図4(b)~図8(a)に示す工程と同様のデュ アルダマシンプロセスに従って行う、続いて、配線溝8 a と接続孔9 a の内部およびシリコン酸化膜?上に、誘 **電膜として例えばシリコン窒化膜からなるキャバシタ絶** 縁膜 10を、例えばCVDにより膜厚30nmで形成す る。さらに、キャパシタ絶縁膜10の上層に、例えばT aNのスパッタリングにより第2金属層11を形成す る。第2金属層11はキャパシタの上部電極となるだけ でなく、第2配線層12を構成する材料が層間絶縁膜に 拡散するのを防止するバリアメタルとしても作用する。 【()()52】次に、図1()(a)に示すように、キャパ シタ部分Aを被覆するフォトレジスト17を形成する。 フォトレジスト17をマスクとしてドライエッチングを 行い、キャパシタ部分A以外の第2金属層11およびキ ャパシタ絶縁膜10を除去する。これにより配線部分B は、シリコン酸化膜でが露出した状態となる。その後、 フォトレジスト 17を除去する。次に、図 1 () (b) に 示すように、キャパシタ部分Aが第2金属層11によっ て被覆された状態で、配線部分Bにデュアルダマシンプ ロセスを行い、配線後8bおよび接続孔9bを形成す る。との工程は、実施形態4の図4 (b) ~図8 (a) に示す工程と同様のデュアルダマシンプロセスに従って

【0053】あるいは、上記のようにフォトレジスト17をマスクとしてキャパンタ部分Aにのみ第2金属層11を残し、配線部分Bに例えばシリコン窒化膜をエッチングマスクとしたデュアルダマシンプロセスを行うかわりに、第2金属層11をエッチングマスクとして配線部分Bにデュアルダマシンプロセスを行うこともできる。すなわち、実施形態4の図4(b)~図7(b)に示す工程において、シリコン窒化膜14を第2金属層11に変更してもよい。

【0054】次に、図10(c)に示すように、配線簿8aおよび接続孔9a内部のキャバシタ絶縁膜10の表面と、配線簿8bおよび接続孔9bの内部と、第2金層圏11およびシリコン酸化膜7の上部とに、例えばTaNをスパッタリングしてTaN層18を形成する。TaN層18は、キャバシタ部分Aにおいて第2金属層11上に積層される。また、TaN層18は配線部分Bにおいて、配線簿8bおよび接続孔9bの内部の第2配線層12を構成する材料が、層間絶縁膜に拡散するのを防止

するバリアメタルとしても作用する。

【0055】さらに、例えばCuの電解めっきにより、配線溝8a、8bおよび接続孔9a 9bを埋め込む膜厚2~5μm程度のCu居12aを形成する。その後、Cu居12aの表面にCMPを行うことにより、図9(a)に示すように、第2配線層12を形成する。以上の工程により、図9(a)に示すキャパシタとデュアルダマシン構造の配線が得られる。

17

[0056]上記の本実施形態の半導体装置の製造方法によれば、デュアルダマシンプロセスによる配線形成と 10一部のプロセスを共有化させて、2つの配線層間にキャパシタを形成することが可能となる。デュアルダマシン構造のキャパシタを形成するプロセスを、配線加工のデュアルダマシンプロセスに単純に追加した場合には、例えば、キャパシタの上部電極に接続する配線層を形成した後、キャパシタ部分をフォトレジスト等により被覆して、再度、配線部分にデュアルダマシンプロセスを行うことになる。それに対し、本実施形態の半導体装置の製造方法は、キャパシタ部分と配線部分とのプロセスの整合性がとれるため、半導体装置の製造コストを低減する 20ことが可能となる。

[10057] (実施形態6)次に、上記の実施形態2に示す半導体装置のキャパシタを、デュアルダマシンプロセスによる配線加工との整合性をとりながち形成する方法について説明する。図11(a)に、本実施形態の半導体装置の製造方法により形成されるキャパシタおよび配線の断面図を示す。キャパシタ部分Aの第2配線層12と配線部分Bの第2配線層12は同一の導電材料からなる。また、キャパシタ部分Aの上部電極表層のTaN層18と配線部分Bのパリアメタル層であるTaN層18は同一の導電材料からなる。

【りり58】本実施形態の半導体装置の製造方法によれ は、まず、図11(h)に示すように、下地の半導体基 板(不図示)表面のキャパシタ部分Aと、配線溝および 接続孔からなるデュアルダマシン構造の配根部分Bに、 例えばCuのスパッタリングにより第1配線層1を形成 する。その上層に、例えばCV Dにより第1オフセット 絶縁膜としてのシリコン窒化膜3を、例えば膜厚50m mで形成する。シリコン室化膜3の上層に、例えばポリ アリールエーテル系の有機膜からなりオフセット絶縁膜 とはエッチング速度の異なる第1低誘電率膜4を、例え ば膜厚300n mで形成する。その上層に、例えばCV Dにより第2オフセット絶縁膜としてのシリコン酸化膜 5を例えば膜厚50nmで形成する。シリコン酸化膜5 の上層に、例えばポリアリールエーテル系の有機膜から なりオフセット絶縁膜とはエッチング速度の異なる第2 低誘電率膜6を、例えば膜厚300mmで形成する。そ の上層に、例えばCVDにより第3オブセット絶縁膜と してのシリコン酸化膜7を例えば膜厚100nmで形成 する。これにより、デュアルダマシン構造とするための 50

5層の層間絶縁膜が形成される。

18

[0060]次に、図12(a)に示すように、配線後8aと接続孔9aの内部およびシリコン酸化膜7上に、誘電膜として例えばシリコン窒化膜からなるキャパシタ・絶縁膜10を 例えばプラズマCVDにより膜厚30nmで形成する。続いて、図12(b)に示すように、キャパシタ絶縁膜10の上層に、例えばTaNのスパッタリングにより第2金属層11を形成する。第2金属層11はキャパシタ絶縁膜10によって第1金属層2bから電気的に絶縁される。第2金属層11はキャパシタの上部電極となるだけでなく、第2配線層12を構成する材料が層間絶縁膜に拡散するのを防止するパリアメタルとしても作用する。

【0061】次に、図12(c)に示すように、キャバシタ部分Aを被覆するフォトレジスト17を形成する。フォトレジスト17をマスクとしてドライエッチングを行い、キャバンタ部分A以外の第2金属圏11、キャバシタ絶縁膜10および第1金属圏2bを除去する。これにより配線部分Bは、シリコン酸化膜7が露出した状態となる。その後、フォトレジスト17を除去する。

【0062】次に、図13(a)に示すように、キャパシタ部分Aが第2金属層11によって被覆された状態で、配線部分Bにデュアルダマシンプロセスを行い、配線港8万および接続孔9万を形成する。この工程は、実施形態4の図4(b)~図8(a)に示す工程と同様のデュアルダマシンプロセスに従って行う。

【0063】あるいは、上記のようにフォトレジスト17をマスクとしてキャパシタ部分Aにのみ第2金属層11を残し、配線部分Bに例えばシリコン窒化膜をエッチングマスクとしたデュアルダマシンプロセスを行うかわりに、第2金属層11をエッチングマスクとして配線部分Bにデュアルダマシンプロセスを行うこともできる。すなわち、実施形態4の図4(b)~図7(b)に示す工程において、シリコン窒化膜14を第2金属層11に変更してもよい。

【0064】次に、図13(b)に示すように、配線満8aおよび接続孔9a内部のキャパシタ絶縁膜10の表面と、配線満8bおよび接続孔9bの内部と、第2金属圏11およびシリコン酸化膜7の上部とに、例えばTa

30

NをスパッタリングしてTaN屋18を形成する。TaN居18は、キャパシタ部分Aにおいて第2金属居11上に積層される。また、TaN居18は配線部分Bにおいて、配線海8bおよび接続孔9hの内部の第2配線層12を構成する材料が、居間絶縁膜に拡散するのを防止するパリアメタルとしても作用する。

19

【0065】次に、図13(c)に示すように、例えば Cuの電解めっきにより、配線海8a、8bおよび接続 孔9a、9bを埋め込む膜厚2~5μm程度のCu層12aを形成する。その後、Cu層12aの表面にCMPを行うことにより、図11(a)に示すように、第2配 線層12を形成する。以上の工程により、図11(a)に示すキャバシタとデュアルダマシン構造の配線が得ら わる。

【0066】上記の本実施形態の半導体装置の製造方法によれば、デュアルダマシンプロセスによる配線形成と一部のプロセスを共有化させて、2つの配線層間にキャパシタを形成することが可能となる。デュアルダマシン構造のキャパシタを形成するプロセスを、配線加工のデュアルダマシンプロセスに単純に追加した場合には、例 20 えば、キャパシタ部分をフォトレジスト等により被覆した後、キャパシタ部分をフォトレジスト等により被覆して、再度、配線部分にデュアルダマシンプロセスを行うことになる。それに対し、本実施形態の半導体装置の製造方法は、キャパシタ部分と配線部分とのプロセスの整合性がとれるため、半導体装置の製造コストを低減することが可能となる。

【0067】(実施形態7)次に、上記の実施形態3に示す半導体装置のキャパシタを、デュアルダマシンプロセスによる配線加工との整合性をとりながら形成する方法について説明する。図14(a)に、本実施形態の半導体装置の製造方法により形成されるキャパシタおよび配線の断面図を示す。キャパシタ部分Aの第2配線層12と配線部分Bの第2配線層12は同一の導電材料からなる。また、キャパシタ部分Aの上部電極表層のTaN層18と配線部分Bのパリアメタル層であるTaN層18は同一の導電材料からなる。

【0068】本実施形態の半導体装置の製造方法によれば、まず、図14(b)に示すように、下地の半導体基板(不図示)表面のキャパンタ部分Aと、配線溝および接続孔からなるデュアルダマシン構造の配線部分Bに、例えばCuのスパッタリングにより第1配線層1を形成する。その上層に、例えばTaNのスパッタリングにより第1金属層2aを形成する。第1金属層2aはキャパシタの下部電極の一部となるだけでなく、第1配線層1を構成する材料が層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。

【0069】第1金属層2aの上層に、例えばCVDに よりオフセット絶縁膜としてのシリコン窒化膜3を、例 えば膜厚50nmで形成する。その上層に、例えばポリ 50

アリールエーテル系の有機膜からなりオフセット絶縁腺とはエッチング速度の異なる第1低誘電率膜4を、例えば 以際厚300mで形成する。その上層に、例えば CV Dにより第2オフセット絶縁膜としてのシリコン酸化膜5を例えば膜厚50mmで形成する。シリコン酸化膜5 の上層に、例えばボリアリールエーテル系の有機膜からなりオフセット絶縁膜とはエッチング速度の異なる第2 低誘電率膜6を、例えば膜厚300mmで形成する。その上層に、例えばCV Dにより第3オフセット絶縁膜である。その上層に、例えばCV Dにより第3オフセット絶縁膜である。その上層に、例えばCV Dにより第3オフセット絶縁膜である。その上層に、例えばCV Dにより第3オフセット絶縁膜である。その上層に、例えばCV Dにより第3オフセット絶縁に関する。これにより、デュアルダマシン構造とするための5層の層間絶縁膜が形成される。

【0070】次に、図14(c)に示すように、キャバシタ部分Aの層間絶縁膜にデュアルダマシン構造の配線 織8aおよび接続孔9aを形成する。この工程は、実施形態4の図4(b)~図8(a)に示す工程と同様のデュアルダマシンプロセスに従って行う。続いて、配線機8aと接続孔9aの内部およびシリコン酸化膜7上に、例えばTaNのスパッタリングにより第3金属層13となるTaN層13aを形成する。TaN層13aは、配線溝8aと接続孔9aとの間の段差を解消するのに十分な膜厚で形成する。配線溝8aと接続孔9aとの段差が例えば20nmの場合には、TaN層13aの膜厚を例えば30nmとする。

【0071】次に、図15(a)に示すように、TaN 図13aにエッチバックを行い、配線溝8aと接続孔9aの側壁のみにTaN図13aを残す。このとき、第2金属層11の上端はシリコン酸化膜7の上端よりも低い位置、すなわち配線溝8aの上端より低い位置であってもよいが、エッチバックを行う際に、特に配線溝8aと接続孔9aとの段差部分において第2の金属層11bが分断されないようにする。これにより、接続孔9a底部の第1金属圏2aに接続し、配線溝8aおよび接続孔9aのサイドウォールとなる第3金属層13が形成される。第1金属層2aおよび第3金属層13はキャバシタの下部電極となる。

【0072】次に、図15(b)に示すように、誘電膜として例えばシリコン室化膜からなるキャパシタ絶縁膜10を、例えばCVDにより膜厚30nmで形成する。 続いて、図15(c)に示すように、キャパシタ絶縁膜10の表面に、例えばTaNのスパッタリングにより第2金属層11を形成する。第2金属層11はキャパシタ絶縁膜10によって第1金属層2aおよび第3金属層13から電気的に絶縁される。第2金属層11はキャパシタの上部電極となるだけでなく、第2配線層12を構成する材料が層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。

【()()73】次に、図16(a)に示すように、キャパシタ部分Aを被覆するフォトレジスト17を形成する。

フォトレジスト 1 7 をマスクとしてドライエッチングを行い、キャパシタ部分A以外の第2金属層 1 1 およびキャパシタ絶縁膜 1 0 を除去する。これにより配線部分Bは、シリコン酸化膜 7 が露出した状態となる。

21

【0074】次に、図16(b)に示すように、キャパシタ部分Aが第2金属層11によって被覆された状態で、配線部分Bにデュアルダマシンプロセスを行い、配線溝8bおよび接続孔9bを形成する。この工程は、実施形態4の図4(b)~図8(a)に示す工程と同様のデュアルダマシンプロセスに従って行う。

【0075】あるいは、上記のようにフォトレジスト17をマスクとしてキャバシタ部分Aにのみ第2金属層11を残し、配線部分Bに例えばシリコン窒化膜をエッチングマスクとしたデュアルダマシンプロセスを行うかわりに、第2金属層11をエッチングマスクとして配線部分Bにデュアルダマシンプロセスを行うこともできる。すなわち、実施形態4の図4(b)~図7(b)に示す工程において、シリコン窒化膜14を第2金属層11に変更してもよい。

[0076]次に、図16(b)に示すように、配線溝8 a および接続孔9 a 内部のキャバシタ絶縁膜10の表面と、配線溝8 b および接続孔9 b の内部と、第2金属層11 およびシリコン酸化膜7の上部とに、例えばTa NをスパッタリングしてTa N層18を形成する。Ta N層18は、キャパシタ部分Aにおいて第2金属層11上に積層される。また、Ta N層18は配線部分Bにおいて、配線溝8 b および接続孔9 b の内部の第2配線層12を構成する材料が、層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。

【0077】さらに、例えばCuの電解めっきにより、配線溝8a、8bおよび接続孔9a、9bを埋め込む膜厚2~5μm程度のCu層を形成し、Cu層の表面にCMPを行うことにより、図14(a)に示すように、第2配線層12を形成する。以上の工程により、図14(a)に示すキャパシタとデュアルダマシン構造の配線

(a) に示すキャパシタとデュアルダマシン構造の配線 が得られる。 100791 トロの本質性形像の半道体特等の製造方法

【0078】上記の本実施形態の半導体装置の製造方法によれば、デュアルダマシンプロセスによる配線形成と一部のプロセスを共有化させて、2つの配線層間にキャパシタを形成することが可能となる。デュアルダマシン 40構造のキャパシタを形成するプロセスを、配線加工のデュアルダマシンプロセスに単純に追加した場合には、例えば、キャパシタの上部電極に接続する配線層を形成した後、キャパシタ部分をフォトレジスト等により被覆して、再度、配線部分にデュアルダマシンプロセスを行うことになる。それに対し、本実施形態の半導体装置の製造方法は、キャパシタ部分と配線部分とのプロセスの整合性がとれるため、半導体装置の製造コストを低減することが可能となる。

[0079]本発明の半導体装置およびその製造方法の 50 【図11】(a)は本発明の実施形態6に係るキャパシ

実施形態は、上記の説明に限定されない。例えば、第1~第3金属層2a、2b、11、13あるいはTaN層18はTi/TiN積層膜やWN層など、他の導電性材料を用いた層に変更することができる。また、層間絶縁膜の第1なよび第2低誘電率膜4、6は例えばシリコン酸化膜など、他の誘電膜に変更することができる。キャパシタ絶縁膜10はTa、O,やY、O,等の金属酸化物や、STO(SrTiO,)、BTO(BaTiO,)あるいはBSTO(Ba,、Sr、TiO,)等のペロブスカイト型酸化物などからなる高誘電膜材料を用いた層に変更することもできる。また、上記の方法以外でデュアルダマシン構造を形成してもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

22

[0080]

【発明の効果】本発明の半導体装置によれば、2つの配線層間にキャバシタが形成され、キャバシタを有するメモリセルの占有面積を縮小することが可能となる。本発明の半導体装置の製造方法によれば、配線と共有化されたプロセスで配線層間にキャバシタを形成し、半導体装置の製造コストを低減することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施形態1に係るキャパシタの断面図である。

【図2】本発明の実施形態2に係るキャパシタの断面図である。

【図3】本発明の実施形態3に係るキャパシタの断面図である。

【図4】(a) および(b) は本発明の実施形態4 に係るキャパシタの製造方法の製造工程を示す断面図である。

[図5] (a) および(b) は本発明の実施形態4に係るキャパシタの製造方法の製造工程を示す断面図である。

【図6】(a)および(b)は本発明の実施形態4に係るキャパシタの製造方法の製造工程を示す断面図である。

[図7] (a) および(b) は本発明の実施形態4に係るキャパシタの製造方法の製造工程を示す断面図である

【図8】(a)および(b)は本発明の実施形態4に係るキャパシタの製造方法の製造工程を示す断面図である。

【図9】(a)は本発明の実施形態5に係るキャパシタの製造方法により製造されるキャパシタの断面図であり、(b)および(c)は本発明の実施形態5に係るキャパシタの製造方法の製造工程を示す断面図である。 【図10】(a)~(c)は本発明の実施形態5に係るキャパシタの製造方法の製造工程を示す断面図である。

タの製造方法により製造されるキャパシタの断面図であ り、(b)および(c)は本発明の実施形態6に係るキ ャパシタの製造方法の製造工程を示す断面図である。 【図12】(a)~(c)は本発明の実施形態6に係る キャバシタの製造方法の製造工程を示す断面図である。 【図13】(a)~(c)は本発明の実施形態6に係る キャパシタの製造方法の製造工程を示す断面図である。 【図14】(a)は本発明の実施形態7に係るキャバシ タの製造方法により製造されるキャパシタの断面図であ り、(b) および(c) は本発明の実施形態7に係るキ ャパシタの製造方法の製造工程を示す断面図である。 【図15】(a)~(c)は本発明の実施形態7に係る キャパシタの製造方法の製造工程を示す断面図である。 【図16】(a)および(b)は本発明の実施形態7に 係るキャパシタの製造方法の製造工程を示す断面図であ る。

23

* 【図 17】従来の半導体装置における、1トランジスタ -1キャバシタ型のDRAMのメモリセルを表す回路図 である。

[図18] 本発明および従来の半導体装置における、2 トランジスター1キャパシタ型のゲインセルを表す回路 図である。


【符号の説明】


1…第1配線層、2a、2b…第1金属層、3…シリコン窒化膜(第1オフセット絶縁膜)、4…第1低誘電率膜、5…シリコン酸化膜(第2オフセット絶縁膜)、6 …第2低誘電率膜、7…シリコン酸化膜(第3オフセット絶縁膜)、8、8a、8b…配線溝、9、9a、9b…接続孔、10…キャパシタ絶縁膜、11…第2金属層、12…第2配線層、12a…Cu層、13…第3金属層、13a、18…TaN層、14…シリコン窒化膜、15、16、17…フォトレジスト。


[図4] [図5]


(a)

(a)









フロントページの続き

F ターム(参考) 5F033 HH11 HH32 JJ11 JJ32 KK11 KK32 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP27 QQ09 QQ11 QQ25 QQ28 QQ37 QQ48 RR04 RR06 RR21 SS11 VV10 VV16 XX34 SF083 AD31 AD69 GA09 GA25 JA02 JA06 JA13 JA19 JA37 JA39 JA40 JA56 JA58 KA17 PR06 PR07 PR40 PR47 PR48 PR52

ZA12